芯片背面供电网络简称BSPDN，是突破先进制程互联瓶颈的全新芯片供电架构，区别于传统正面统一布线FSPDN方案，该技术将全部供电金属轨道转移至晶圆硅片背面，芯片正面仅保留信号传输布线，通过纳米级背面通孔BSV连接晶体管源漏极与背面供电层，实现供电线路、信号线路物理分层隔离。
芯片背面供电网络核心流程包含晶圆正面晶体管与信号层制备、临时键合、超薄硅衬底研磨、背面通孔刻蚀、厚铜供电层沉积、晶圆解键合六大工序，可大幅降低芯片IR压降，减少供电线路与信号线路的串扰干扰，释放正面布线空间提升标准单元密度，同步降低高算力芯片整体功耗，直接解决先进制程微缩带来的布线拥堵、供电损耗等行业痛点。
根据新思界产业研究中心发布的
《2026-2030年全球及中国芯片背面供电网络（BSPDN）行业研究及十五五规划分析报告》显示，AI大模型算力芯片迭代是BSPDN行业增长的核心驱动力，以英伟达H100/Blackwell为代表，单芯片TDP已达700W量级，传统正面供电架构供电路径长、电压损耗严重，只能依靠提升供电电压预留裕量，造成大量无效发热，英伟达、AMD主流高性能AI芯片设计已普遍适配或依赖代工平台提供的BSPDN方案。先进制程迭代层面，在1.6nm及后续的1nm级埃米工艺晶体管尺寸持续缩小，正面多层金属布线资源趋近饱和，供电轨道与信号线争夺布线通道，BSPDN通过背面独立供电彻底释放正面布线资源，成为GAA、CFET垂直堆叠晶体管落地的必备配套技术，全球头部晶圆厂全部将BSPDN纳入中长期工艺路线图。
新思界
行业分析人士表示，中长期来看AI算力持续升级、埃米级先进制程普及、移动端高端芯片迭代将持续打开BSPDN成长空间，超薄衬底均匀研磨、无空洞厚铜电镀、低热阻背面金属材料、热协同仿真设计是行业核心技术迭代方向，能够缓解BSPDN架构带来的芯片内部热阻上升、热点集中问题。现阶段行业仍存在多重发展制约，全套BSPDN工艺流程复杂，新增多道晶圆翻转、键合、超薄研磨工序，推高芯片制造成本；高端专用设备交付周期长、采购成本高昂，国内晶圆厂产线投入门槛极高；超薄硅衬底导致芯片横向散热能力大幅下降，高负载算力芯片存在热点温升难题；同时不同厂商BSPDN技术路线不兼容，芯片设计工具、仿真软件配套生态尚未统一。
随着国内半导体设备与材料企业持续攻关、本土晶圆厂加大先进工艺研发投入、上下游企业联合开展工艺协同验证，BSPDN配套产业链国产化比例将稳步提升，作为后摩尔时代先进制程核心支撑技术，持续释放高端芯片性能潜力，成为全球半导体产业竞争的关键技术赛道。
关键字：
